6.반도체 후공정

 

 

 

 

 

 

 

 

●반도체 후공정(BACK-END PROCESS)

 

 
 

 

 

 

 

전공정 과정이 끝난 가공된 웨이퍼를 잘라 각각의 칩을 테스트, 패키징 등을 거쳐 완성품으로 만드는 과정으로서 기판위에 만들어진 회로들을 하나하나씩 짜르고 외부와 접속할 선을 연결하고 패키지 하는 과정이라고 보면 된다EDS공정-패키징공정으로 분류된다.그 동안 반도체 트렌드는 미세화공정을 우선시해와 전공정 과정이 중시되어 왔으나 미세화 공정은 그 기술적 한계점에 다달아 추가 미세화 기술개발에 제동이 걸라면서 다수 반도체 칩의 결합 등 새로운 패키징 기술로 효율을 높히는 트렌드로 선화하고 있다.생성형  AI시대가 도래하고 AI 서버 등 고성능 컴퓨팅에 들어가는 고가의 HBM 반도체가 떠오르고 , AMD의 Chiplet기술, 차량용 반도체 등 미래 반도체의 수요에 대비하기 위하여 후공정 장비 및 첨단 패키징 기술이 중시되고 있고 대규모 투자가 이루어질 것으로 예상되고 있다.

 

 

 

 

 

 

 

1.EDS(Electrical  Die Sorting) 반도체 수율 웨이퍼 특성검사 공정

 

 

 

 

 

1).ET TEST(Electitrical Test) 

 

개별 소자들의 전기적 툭성을 파악하여 칩의 작동가능성을 검증하는 과정   

 

 

2).WBI(Wafer Burn In) 

 

 웨이퍼에 열과 전압을 가해 잠재적인 불량요인을 제거허고 제품의 신뢰성을 높힌다.

 

 

 

 

 

3).Pre-Laser(Hot/Cold) 

 

 

Pre-Laser 공정은 높거나 낮은 온도에서의 전기적특성을 테스트하여, 온도에 따른 불량을 미리 감지하는 과정이다.

 

 

 

 

4)Laser-Repair 

 

 

 

레이저를 사용하여 수선가능한 칩을 수리한다.   

 

 

 

 

5).Post-Laser 

 

 

 

이 공정을 통해 수선의 성공여부를 재검증한다.   

 

 

 

 

6).Tape Laminate & Back Grindin 

 

 

 

 칩의 물리적 특성을 촤적화한다. Tape Laminate 공정에서는 웨이퍼의 전면에 보호막을 형성하고 , Back Grindin 공정에서는 칩의 뒷면을 연마하여 두께를 조정한다.

 

 

 

 

 

 

 

 

2. 패키징(Packaging)공정

​

 

 

반도체와 기기를 연결하기 위해 전기적으로 포장하는 공정을 일컫는다. 예를 들면 애플리케이션프로세서와 D램,

낸드플래시를 묶어 부피를 줄이고 속도를 향상시키는 식으로 만드는 것이다. 또한 패키징은 고온, 불순물, 물리적 충격 등의 외부적 요인으로부터 직접회로를 보호하는 역할도 한다. 패키징이 완료되면 칩이 정상적으로 작동하는지 여부를 점검하는데, 이를 패키지 테스트(package test)라고 한다.그동안 단순 공정으로 여겨졌던 패키징은 스마트폰, 웨어러블 기기 등의 성능이 향상되고 크기는 작아지면서 중요 기술로 부상하였으며 사물인터넷,  AI가 본격화 되면서  각광받고 있다.다음과 같은 공정을 거친다.

 

 

 

 

 

 

1).Dicing

 

 

EDS공정을 통해 판별된 반도체칩을 절단 공정을 통해 낱개로  하나하나 잘라낸 것을 베어 칩(bare chip) 또는 다이(die)라고 한다. 이 상태의 칩은 외부와 전기 신호를 주고 받을 수 없으며 외부 충격에 의해 손상되기 쉽다.
 

 

 

2).칩 접착

 

 

이러한 반도체 칩인 집적회로를 기판이나 전자 기기에 장착하기 위해서는 포장이 필요하며, 패키징은 칩이 외부와 신호를 주고 받을 수 있도록 길을 만들어주고, 외부 충격으로부터 칩을 보호하는 과정이다.반도체 칩과 외부 회로 간 전기신호를 전달하고, 외부 환경으로부터 칩을 보호 및 지지해주는 골격인 리드프레임 또는 PCB(Printed Circuit Board) 위에 절단된 칩들을 부착하는 과정이다.

 

​

 

3).와이어본딩(Wire Bonding)

 

①. 기판 위에 올려진 반도체 칩과 기판과의 접점을 가는 금선으로 연결. 이러한 와이어 본딩을 통해 반도체의 전기적 특성을 구성한다.

 

②. 리드 프레임 (Lead frame): 보통 구리로 만들어진 구조물로서, 조립 공정 시 칩이 이 위에 놓여지게 되며 가는 금선(金線)으로 칩과 연결되어 IC칩이 외부와 전기신호를 주고 받는다.

 

 

 

4).반도체 성형

 

 

열과 유기에서  반도체를 보호하고 원하는 형태로 만든다.

 

 

5). 패키지 테스트 (Package Test)

패키징 공정이 완료된 후 칩이 정상적으로 작동하는지 확인하는 과정이다. 패키지 테스트는 완제품 형태에서 진행되는데, 검사 장비에 칩을 넣고 다양한 조건에서 특성을 측정해 불량 유무를 구별한다.

 

 

 

 

 

 

 

 

 

▶관련주

 

유니테스트/한미반도체/인텍플러스/피에스케이홀당스/하나마이크론/리노공업/고영/ISC/이오테크닉스/제주반도체/에스티아이/네패스/두산테스나/파크시스템스/SFA반도체/프로텍/심텍/유니셈/두산테스나/시그네틱스

 

 

 

 

 

<용어설명>

 

​

 

● 플립칩(FLIP CHIP)

 

패키지 방식은 반도체의 속도를 향상시키기 위해서 전통적인 와이어 본딩 방식과 달리 칩의 회로와 기판을 직접 볼 형태의 범프(Bump, 돌기)로 연결. 와이어 본딩보다 전기 저항이 작고 속도가 빠르며, 작은 폼팩터(Form Factor) 구현이 가능하다.

 

​

● 와이어 본딩 (Wire Bonding)

 

잘라진 웨이퍼 조각과 기판을 금선(金線) 등을 이용하여 전기적으로 연결하는 방식

● 범핑 (Bumping)

 

잘린 웨이퍼 조각에 돌기형태의 bump를 형성하여 기판에 직접 연결하는 방식

● 몰딩 (Molding)

 

칩과 연결 금선 부분을 보호하기 위해 화학수지로 밀봉하는 공정

● 패키징 (Packaging)

 

잘라진 웨이퍼 조각(chip)들을 전기적 신호 연결을 위해 기판(substrate)에 부착하고 칩을 외부로부터 보호하기 위해 수지 등으로 감싸는 과정. Wire bonding, bumping 등의 방식이 있다.

● 칩 스태킹 (Chip Stacking)

 

일부 높은 용량의 모듈에서는 칩이 모두 PCB에 일치되도록 하기 위해서 칩들을 다른 칩 위에 쌓음


● MCP (Multi Chip Package)

 

박판의 기판 위에 얇은 칩을 여러 개 수직 적층하고 기존의 CSP 실장 기술을 접목. 메모리의 용량과 성능을 증가시키고 면적 효율을 극대화 시킨 구조. MCP(다중 칩 패키지)는 과거 개별 반도체를 평면적으로 여러 개 장착하는 것과 달리, 모두 위로 쌓아 올림으로써 칩의 탑재 공간을 줄이는 것. 이처럼 MCP는 좁은 공간에 많은 기능을 넣을 수 있기 때문에 스마트폰, 태블릿PC 등 휴대용 기기에 꼭 필요


● CSP (Chip Scale Package)

 

칩 크기와 동일하거나 약간 큰 반도체를 총칭. 보드에 칩을 연결할 때 핀을 사용하지 않음. 주로 핸드셋, 노트북 등에 사용되며 급속하게 보급되고 있는 초박형·경량·초소형 반도체
 

 

● 플립칩 (Flip Chip)

 

칩 pad 위에 bump 등을 형성하고 이를 이용해 기판에 칩을 바로 접합한 칩
 

 

● 조립 (Assembly)

 

패키징된 칩을 메인보드에 실장하는 과정으로 leadframe, BGA 방식이 있다.
 

 

● BGA (Ball Grid Array)

 

패키징된 칩을 격자 방식으로 배열된 금속 ball을 이용하여 실장하는 방식. 공간 활용률이 높고 신호 손실이 적다는 장점이 있다.
 

 

● TSV (Through Silicon Via)

 

반도체 chip에 칩을 수직 관통하는 via hole을 형성하여, chip 적층 시 chip간의 전기적 신호를 전달하는 첨단 패키지 방식이다. 이는 wire bonding을 사용한 기존 chip간 적층 기술과 달리 추가적인 공간을 요구하지 않아 더 작은 제품으로 구현이 가능하다.